شبیه سازی فلیپ فلاپ نوع D با ترانزیستورهای قابل پیکربندی در HSPIC
این فایل zip شامل پروژه ای با عنوان شبیه سازی فلیپ فلاپ نوع D با ترانزیستورهای قابل پیکربندی در HSPIC میباشد.
مدار فلیپ فلاپ نوع D با ترانزیستورهای قابل پیکربندی از مقاله ای با عنوان
Fighting stochastic variability in a D-type flip-flop with transistor-level reconfiguration
انتخاب شده و در HSPIC شبیه سازی شده است.
به همراه توضیح فارسی نتیجه ی شبیه سازی.
مناسب برای درس الکترونیک دیجیتال پیشرفته و دروس مشابه.
قسمتی از کد HSPIC:
********************************************************M22-nmos
M221 q n6 0 0 CMOSN L=1U W=5U
M222 q n6 0 0 CMOSN L=1U W=10U
M223 q n6 0 0 CMOSN L=1U W=20U
M224 q n6 0 0 CMOSN L=1U W=30U
M225 q n6 0 0 CMOSN L=1U W=50U
M226 q n6 0 0 CMOSN L=1U W=80U
M227 q n6 0 0 CMOSN L=1U W=100U
.TEMP 25
.TRAN 1p 10N
.PRINT TRAN V(d) V(clk) V(clkb) V(q)
.OPTIONS LIST NODE POST
***************************************************************************nmos model
.MODEL CMOSN NMOS LEVEL=3
+ PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1
+ VTO=0.6566 DELTA=6.9100E-01 LD=4.7290E-08 KP=1.9647E-04
+ UO=546.2 THETA=2.6840E-01 RSH=3.5120E+01 GAMMA=0.5976
+ NSUB=1.3920E+17 NFS=5.9090E+11 VMAX=2.0080E+05 ETA=3.7180E-02
+ KAPPA=2.8980E-02 CGDO=3.0515E-10 CGSO=3.0515E-10
+ CGBO=4.0239E-10 CJ=5.62E-04 MJ=0.559 CJSW=5.00E-11
+ MJSW=0.521 PB=0.99
+ XW=4.108E-07