دانلود حل تمرین مقدمه ای بر سیستم ها و مدارهای VLSI یومورا Introduction to VLSI Circuits and Systems Uyemura
کتاب حل المسائل مقدمه ای بر مدارات و سیستم های VLSI، ویرایش اول، نویسندگان: یومورا
Introduction to VLSI Circuits and Systems 1st Edition
آنچه تحویل داده می شود:
1. فایل PDF حل تمرینات (با کیفیت عالی – اسکن شده)
تعداد صفحات: 77 صفحه
زبان انگلیسی
دروس مرتبط: مدار منطقی, مدارهای دیجیتال,طراحی منطقی,طراحی دیجیتال,معماری کامپیوتر,معماری کامپیوتر پیشرفته
* Chapter on Verilog HDL allows for rapid start-up.
* Illustrates the top-down design procedure used in modern VLSI chip design with an emphasis on variations in the HDL, logic, circuits and layout.
Table of Contents
- TOC
- Complexity and Design
- Silicon Logic
- Logic Design with MOSFETs
- Ideal Switches and Boolean Operations
- MOSFETs as Switches
- Basic Logic Gates in CMOS
- Complex Logic Gates in CMOS
- Transmission Gate Circuits
- Clocking and Dataflow Control
- Physical Structure of CMOS Integrated Circuits
- Integrated Circuit Layers
- MOSFETs
- CMOS Layers
- Designing FET Arrays
- Fabrication of CMOS Integrated Circuits
- Overview of Silicon Processing
- Material Growth and Deposition
- Lithography
- The CMOS Process Flow
- Design Rules
- Elements of Physical Design
- Layout of Basic Structures
- Cell Concepts
- FET Sizing and the Unit Transistor
- Physical Design of Logic Gates
- Design Hierarchies
- The Logic-Electronics Interface
- Electrical Characteristics of MOSFETs
- MOS Physics
- nFET Current-Voltage Equations
- The FET RC Model
- pFET Characteristics
- Modeling of Small MOSFETs
- Electronic Analysis of CMOS Logic Gates
- DC Characteristics of the CMOS Inverter
- Inverter Switching Characteristics
- Power Dissipation
- DC Characteristics: NAND and NOR Gates
- NAND and NOR Transient Response
- Analysis of Complex Logic Gates
- Gate Design for Transient Performance
- Transmission Gates and Pass Transistors
- Comments on SPICE Simulations
- References for Further Study
- Designing High-Speed CMOS Logic Networks
- Gate Delays
- Driving Large Capacitive Loads
- Logical Effort
- BiCMOS Drivers
- Advanced Techniques in CMOS Logic Circuits
- Mirror Circuits
- Pseudo-nMOS.
ترجمه گوگل:
* فصل در Verilog HDL اجازه می دهد تا برای راه اندازی سریع.
* تصویر بالا از پایین طراحی روش استفاده می شود در طراحی مدرن VLSI تراشه با تاکید بر تغییرات HDL، منطق، مدار و طرح.
پیچیدگی و طراحی
سیلیکون منطق
طراحی منطقی با MOSFET
کلید های ایده آل و عملیات بولین
MOSFET ها به عنوان کلید
گیتس منطق پایه در CMOS
پیچیدگی منطق گیتس در CMOS
مدارهای انتقال گیت
کنترل ساعت و کنترل جریان داده
ساختار فیزیکی مدارهای مجتمع CMOS
لایه مدار مجتمع
ماسفت
CMOS لایه ها
طراحی آرایه FET
ساخت مدارهای مجتمع CMOS
بررسی سیلیکون پردازش
رشد و رسوب مواد
لیتوگرافی
Flow Process CMOS
قوانین طراحی
عناصر طراحی فیزیکی
طرح سازه های اصلی
مفاهیم سلولی
FET اندازه گیری و واحد ترانزیستور
طراحی فیزیکی گیتس منطقی
سلسله مراتب طراحی
منطق-الکترونیک رابط
ویژگی های الکتریکی از MOSFET ها
فیزیک MOS
nFET معادلات ولتاژ جریان
مدل FET RC
خصوصیات pFET
مدل سازی مود های کوچک
تجزیه و تحلیل الکترونیکی CMOS منطق گیتس
ویژگی های DC اینورتر CMOS
ویژگی های سوئیچینگ اینورتر
اتلاف قدرت
ویژگی های DC: NAND و NOR Gates
پاسخ ناد و نور گذرا
تحلیل گیتس منطق پیچیده
طراحی دروازه برای عملکرد گذرا
انتقال گیتس و ترانزیستور گذر
نظرات به SPICE Simulations
منابع برای مطالعه بیشتر
طراحی شبکه های منطقی CMOS با سرعت بالا
تاخیر دروازه
رانندگی بارهای خازنی بزرگ
تلاش منطقی
رانندگان BiCMOS
تکنیک های پیشرفته در مدار منطقی CMOS
مدار آینه
توجه توجه توجه: هرگونه کپی برداری و فروش فایل های فروشگاه برکت الکترونیک (به آدرس solutions.sellfile.ir) در فروشگاه های دیگر شرعاً حرام است، تمامی فایل ها و پروژه های موجود در فروشگاه، توسط ما اجرا و پیاده سازی و یا از منابع معتبر زبان اصلی جمع آوری شده اند و دارای حق کپی رایت اسلامی می باشند.
از پایین همین صفحه (بخش پرداخت و دانلود) می توانید این پروژه را خریداری و دانلود نمایید.
کد محصول: 60152